Search for notes by fellow students, in your own course and all over the country.

Browse our notes for titles which look like what you need, you can preview any of the notes via a sample of the contents. After you're happy these are the notes you're after simply pop them into your shopping cart.

My Basket

You have nothing in your shopping cart yet.

Title: vhdl
Description: cours vhdl échantillonné pour master 1 en électronique des systèmes embarqués

Document Preview

Extracts from the notes are below, to see the PDF you'll receive please use the links above


Calcul du bit de parité (paire ou impaire)
Un bit de parité, ou bit de contrôle, est un bit ajouté à une chaîne de code binaire pour garantir que
le nombre total de 1 bits dans la chaîne est pair ou impair
...

→ Écrire un programme VHDL pour réaliser un circuit générateur de bit de parité paire ou impaire
d’un mot binaire de 8 bits
...

Solution :
Ce circuit recevra en entrée un mot sur 8 bits et une commande T pour le choix du type de parité
...

LIBRARY IEEE;
USE IEEE
...
ALL;
USE IEEE
...
ALL;
ENTITY Parite IS
PORT ( M : IN STD_LOGIC_VECTOR(7 DOWNTO 0) ;
T : IN STD_LOGIC ;
P : OUT STD_LOGIC
);
END Parite;
ARCHITECTURE Comportement OF Parite IS
BEGIN
PROCESS (M)
variable x : std_logic ;
BEGIN
x :=’0’ ;
for k in 0 TO 7 loop
if M(k) = ‘1’ then
x:= not x;
end if ;
end loop ;
if T=’1’ then
P <=not x ; - - Parité impaire
else P <=x ; - - Parité paire
end if;
END PROCESS;
END Comportement ;


Title: vhdl
Description: cours vhdl échantillonné pour master 1 en électronique des systèmes embarqués